The LMK61E08 family of ultra-low jitter PLLatinum™ programmable oscillators uses fractional-N frequency synthesizers with integrated VCOs to generate commonly used reference clocks. The output on LMK61E08 can be configured as LVPECL, LVDS, or HCSL. The device features self-start-up from on-chip EEPROM to generate a factory-programmed default output frequency, or the device registers and EEPROM settings are fully programmable in-system through an I²C serial interface. The device provides fine and coarse frequency margining control through an I²C serial interface, making it a digitally-controlled oscillator (DCXO).

The PLL feedback divider can be updated to adjust the output frequency without spikes or glitches in steps of <1ppb using a PFD of 12.5 MHz (R divider=4, doubler disabled) for compatibility with xDSL requirements, or in steps of <5.2 ppb using a PFD of 100 MHz (R divider=1, doubler enabled) for compatibility with broadcast video requirements. The frequency margining features also facilitate system design verification tests (DVT), such as standards compliance and system timing margin testing.

• Ultra-Low Noise, High Performance
  • Jitter: 90-fs RMS Typical fOUT > 100 MHz on LMK61E08
  • PSRR: –70 dBc, Robust Supply Noise Immunity on LMK61E08
• Flexible Output Format on LMK61E08
  • LVPECL up to 1 GHz
  • LVDS up to 900 MHz
  • HCSL up to 400 MHz
• Total Frequency Tolerance of ±25 ppm
• System Level Features
  • Glitch-Less Frequency Margining: Up to ±1000 ppm From Nominal
  • Internal EEPROM: User Configurable Start-Up Settings
• Other Features
  • Device Control: Fast Mode I2C up to 1000 kHz
  • 3.3-V Operating Voltage
  • Industrial Temperature Range (–40oC to +85oC)
  • 7-mm × 5-mm 6-Pin Package
• Default Frequency:
  • 70.656 MHz

• Features
• Programmable frequency
• Output frequency (MHz)
• 1000
• Output type
• HCSL, LVDS, LVPECL
• Stability (ppm)
• 25
• Supply voltage (V)
• 3.3
• Jitter (ps)
• 0.09
• Operating temperature range (C)
• -40 to 85
• Rating
• Catalog

LMK61E08的完整型号有：LMK61E08-SIAR、LMK61E08-SIAT，以下是这些产品的关键参数及官网采购报价：

LMK61E08-SIAR，工作温度：-40 to 85，封装：QFM (SIA)-6，包装数量MPQ：2500个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：NIAU，TI官网LMK61E08-SIAR的批量USD价格：12.1（1000+）

LMK61E08-SIAT，工作温度：-40 to 85，封装：QFM (SIA)-6，包装数量MPQ：250个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：NIAU，TI官网LMK61E08-SIAT的批量USD价格：14.1（1000+）

LMK61E2EVM — LMK61E2EVM 超低抖动可编程振荡器评估模块

LMK61E2EVM 评估模块提供了一个完整平台来评估具有集成式 EEPROM 和频率容限功能的德州仪器 (TI) LMK61E2 超低抖动可编程差动振荡器的 90fs RMS 抖动性能和可配置性。

LMK61E2EVM 可以用作抖动关键型应用的高性能时钟源，且可以轻松定制为用户期望的任何频率和输出格式。借助板载的 USB 转 I2C 接口，可通过软件图形用户界面 (GUI) 进行器件配置，且无需提供外部输入或电源即可运行器件。边缘发射 SMA 端口可用于访问 LMK61E2 的差分时钟输出，从而使用市售同轴电缆、适配器或平衡-非平衡变压器（未附带）连接到测试设备或参考板。

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。